Laporan Akhir 1
1. Jurnal [kembali]
2. Alat dan Bahan [kembali]
a. Jumper
Gambar 1. Jumper
b.Panel DL 2203D
c.Panel DL 2203C
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo
3. Rangkaian Simulasi [kembali]
Rangkaian modul
Rangkaian percobaan
4. Prinsip Kerja Rangkaian [kembali]
Prinsip Kerja J-K Flip Flop (falling edge triggered)
J-K Flip Flop akan mengubah keluarannya hanya pada saat falling edge clock, yaitu ketika sinyal clock berubah dari logika 1 ke 0. Pada kondisi ini, kombinasi input J dan K menentukan keadaan Q berikutnya. Jika J=0 dan K=0 maka keluaran tetap (hold), jika J=0 dan K=1 maka Q di-reset menjadi 0, jika J=1 dan K=0 maka Q di-set menjadi 1, sedangkan jika J=1 dan K=1 maka Q akan toggle atau berbalik dari keadaan sebelumnya. ketika rising edge clock, keluaran Q tetap stabil.
Prinsip Kerja D Flip Flop (rising edge triggered)
D Flip Flop bekerja dengan prinsip bahwa keluarannya hanya berubah pada saat rising edge clock, yaitu ketika sinyal clock berubah dari logika 0 ke 1. Pada saat itu, nilai keluaran Q akan langsung mengikuti nilai input D. Jika D=1 maka Q menjadi 1, dan jika D=0 maka Q menjadi 0. Di antara tepi naik clock, keluaran tidak berubah sehingga D Flip Flop berfungsi sebagai penyimpan data sinkron yang hanya memperbarui output ketika terjadi rising edge.
5. Video Rangkaian [kembali]
Percobaan 1
6. Analisa [kembali]
- Download Rangkaian Simulasi klik disini
- Download Video Simulasi klik disini
- Download Datasheet ic SW-SPTD klik disini
- Data Sheet IC 74LS112A klik disini
- Data Sheet IC 7474 klik disini
Tidak ada komentar:
Posting Komentar